对于想要踏入 RISC-V 开源硬件领域的开发者来说，社区中涌现了大量优秀的开源核项目，其中 serv 和 picorv32 是最适合入门的两颗明星。serv 是一款极其精简的位串行 RISC-V 处理器，面积小、功耗低，非常适合在 FPGA 上学习和实验；picorv32 则是一款经典的单周期 RV32I 实现，代码简洁、文档丰富，是理解 RISC-V 指令集架构的绝佳起点。本文将从功能、优势、应用场景以及如何使用等角度，为你详细解析这两个项目，帮助你快速上手开源硬件生态。
serv：极致精简的位串行 RISC-V 核
serv（官方网站）是 Olof Kindgren 开发的一款位串行 RISC-V 处理器，其核心特点是用最少的逻辑门实现完整的 RV32I 指令集。由于采用位串行架构，serv 的资源占用极低，在 Lattice iCE40 系列 FPGA 上仅需约 200 个 LUT 即可运行，非常适合教学演示和极简嵌入式场景。
功能与优势
- 支持 RV32I 基础整数指令集，包含 M 扩展乘除法可选。
- 位串行设计：每个时钟周期处理 1 位数据，面积与功耗均达到极致优化。
- 拥有成熟的仿真环境和 Verilog 源代码，便于修改与学习。
- 社区活跃，有丰富的外设示例和测试用例。
应用场景与使用方式
serv 主要适合 FPGA 入门教学、超低功耗物联网节点原型以及 RISC-V 架构硬核研究。用户可通过以下步骤快速上手：
- 克隆 serv 仓库：
git clone https://github.com/olofk/serv.git - 安装
fusesoc工具进行仿真或下载到 FPGA。 - 使用
riscv32-unknown-elf-gcc交叉编译 C 程序，生成二进制文件并加载到 serv 的 RAM 中。 - 运行
make sim观察波形，理解处理器内部状态机。
picorv32：经典单周期 RISC-V 入门之选
picorv32（官方网站）由 Claire Xenia Wolf 开发，是 YosysHQ 旗下最受欢迎的 RISC-V 开源核之一。它采用单周期设计，代码量不到 800 行，能够流畅运行 RV32IMC 指令集，已成为许多 SoC 项目的基础单元。
功能与优势
- 完全实现 RV32I 基础指令集，可选 M 扩展和 C 压缩指令。
- 提供 AXI4-Lite 和 Wishbone 两种总线接口，方便集成。
- 配有中断控制器和自定义 CSR 寄存器，支持 timer、UART 等外设。
- 文档详尽，社区提供大量移植案例和编译器教程。
应用场景与使用方式
picorv32 适用于学习 RISC-V 微架构、快速搭建 SoC 原型以及低成本 FPGA 项目。常用工作流：
- 从 GitHub 下载 picorv32 源码，推荐使用
yosys进行综合与逻辑验证。 - 使用
riscv-gcc生成裸机固件，通过picorv32_soc模板集成 RAM 和串口。 - 在 Vivado 或 iCEcube2 中建立项目，烧录到开发板后通过串口打印 “Hello World”。
从入门到进阶：社区资源与生态支持
除了 serv 和 picorv32，RISC-V 开源硬件社区还有 SweRV EH1、VexRiscv 等优秀项目。对于初学者，建议从 picorv32 开始，配合 RISC-V 官方规范 和 lowRISC 社区 的教程逐步深入。同时，参与项目 Issue 讨论、在 RISC-V 论坛 提问，能够快速突破开发瓶颈。掌握这些开源硬件核，不仅能让你理解计算架构的本质，还能为未来自主芯片设计打下坚实基础。