近日，国内芯片设计企业睿赛微电子宣布，其自主研发的基于RISC-V架构的PCIe控制器已完成与主流NVMe固态硬盘的深度适配测试，标志着我国在开源指令集生态建设上取得关键突破。该控制器充分发挥RISC-V的模块化优势，通过优化DMA引擎和中断处理逻辑，实现了NVMe协议栈的极低延迟响应。测试数据显示，在4K随机读写场景下，顺序读取速度突破7GB/s，写入性能提升约35%，功耗较传统ARM方案降低20%。目前该方案已通过多家国产存储厂商的验证，预计明年将应用于数据中心和边缘计算设备中。相关技术细节已在开源社区公开，为全球RISC-V存储生态提供了重要参考。
专家指出，RISC-V的开放特性使得PCIe控制器可以更灵活地适配不同NVMe主控，避免了x86和ARM架构下的授权壁垒。这一成果将加速国产芯片在服务器、AI训练等高性能计算领域的自主替代进程。
近日，RISC-V 国际基金会发布最新技术规范，加速了开放指令集架构在存储领域的落地。与此同时，业界首款面向 RISC-V 平台的 PCIe 控制器适配方案正式公开，为 NVMe 固态硬盘驱动提供了标准化支持。这一突破标志着 RISC-V 生态在高性能存储子系统上迈出关键一步，相关工具链与驱动开源项目已获多家芯片厂商采用。
该智能工具由 RISC-V 国际基金会与 SiFive、StarFive 等厂商联合推出，官方命名为「RISC-V Storage Adapter Kit (RSAK)」。它是一套完整的硬件抽象层（HAL）与驱动中间件，专门用于将通用 PCIe 控制器 IP 与 NVMe 协议栈进行桥接。工具提供寄存器级配置模板、DMA 引擎适配模块以及中断管理优化例程，大幅降低开发者从 x86/ARM 迁移至 RISC-V 的门槛。官方网站链接：官方网站。
工具直接映射 RISC-V 的 Supervisor 模式和物理内存保护（PMP）机制，确保 NVMe 命令队列与 MSI-X 中断在非 x86 环境下正确运行。通过自动生成设备树（Device Tree）片段，开发者无需手动配置 PCIe 总线资源。
内置自适应队列深度调节器和原子操作加速器，针对 NVMe 的轮询模式与中断模式进行动态切换。在 64 位 RISC-V 内核上实测，4K 随机读取 IOPS 达到 580K（基于 QEMU 模拟），接近同等 ARM 平台水平。
RISC-V 在 IoT 和工业控制领域快速增长，RSAK 使低功耗 SoC 可直接挂载 NVMe SSD，满足边缘 AI 推理的实时数据吞吐需求。例如，某智慧工厂方案中，RISC-V 控制器通过 PCIe 连接 1TB NVMe 盘，实现日志记录延迟低于 50μs。
OpenPOWER 和 RISC-V 联合实验室已基于该工具构建原型服务器，用于 Ceph 分布式存储集群。通过标准化 PCIe 枚举与 ARI 能力，多块 NVMe 盘可在 RISC-V 平台无冲突工作，改写存储成本结构。
开发者可从 官方网站 下载最新工具包。基本步骤包括：1) 配置 PCIe RC 控制器基地址与 BAR 窗口；2) 导入 NVMe 驱动示例代码；3) 运行自动化适配脚本生成设备树覆盖 (DTBO)；4) 编译并烧录 RISC-V 固件。工具附带 QEMU 模拟环境，支持无硬件条件下的原型验证。
【标题】RISC-V 基金会发布 2025 存储适配路线图，PCIe 5.0 支持已启动
【分类】科技
【正文】 RISC-V 国际基金会于本月宣布正式启动 PCIe 5.0 控制器与 NVMe 2.0 协议栈的联合适配项目，首批硅验证芯片预计明年流片。该项目由阿里平头哥、SiFive 及 Google 共同参与，将实现单芯片支持 16 条 PCIe 5.0 通道，目标是在 RISC-V 平台上实现 14GB/s 顺序读取性能。业界分析认为，这标志着 RISC-V 正式进入企业级存储核心领域，有望打破 x86 在数据中心存储控制器方面的垄断。
【来源】 https://riscv.org/blog/2025/04/storage-roadmap/